Mostrar el registro sencillo del ítem
Aceleración de la NFFT en hardware mediante el uso de FPGAs
| dc.contributor.advisor | Magdaleno Castello, Eduardo | |
| dc.contributor.author | García Conrado, Cristhian Javier | es_ES |
| dc.date.accessioned | 2016-09-22T12:50:05Z | |
| dc.date.available | 2016-09-22T12:50:05Z | |
| dc.date.issued | 2016 | es_ES |
| dc.identifier.uri | http://riull.ull.es/xmlui/handle/915/3087 | |
| dc.description.abstract | El objetivo de este trabajo ha sido aprovechar todas las ventajas que ofrece el diseño hardware mediante el uso de dispositivos programables como las FPGAs y su integración conjunta a un ARM, en lo que se ha denominado como APSoC (All Programmable System-on-Chip), y aplicar dicha tecnología a un algoritmo de actualidad y cuyas exigencias de recursos fueran críticas. | |
| dc.format.mimetype | application/pdf | |
| dc.language.iso | es | |
| dc.rights | Licencia Creative Commons (Reconocimiento-No comercial-Sin obras derivadas 4.0 internacional) | |
| dc.rights.uri | https://creativecommons.org/licenses/by-ncnd/4.0/deed.es_ES | |
| dc.subject | Sistemas automatizados de control de calidad | |
| dc.title | Aceleración de la NFFT en hardware mediante el uso de FPGAs | es_ES |
| dc.type | info:eu-repo/semantics/bachelorThesis | |
| tfg.interested.name | García Conrado, Cristhian Javier | es_ES |
| tfg.name | Aceleración de la NFFT en hardware mediante el uso de FPGAs | es_ES |
| tfg.codTitle | G026 | es_ES |
| tfg.codCenter | 1353 | es_ES |
| tfg.tutor.name | Magdaleno Castello, Eduardo | es_ES |
| tfg.documentId | 757290 | es_ES |
| tfg.securityCode | WUFHWm1Id2g= | es_ES |
| tfg.nameTitle | GRADO EN INGENIERÍA INFORMÁTICA | es_ES |
Ficheros en el ítem
Este ítem aparece en la(s) siguiente(s) colección(ones)
Excepto si se señala otra cosa, la licencia del ítem se describe como Licencia Creative Commons (Reconocimiento-No comercial-Sin obras derivadas 4.0 internacional)