Cálculo de desplazamientos para corrección de flatfield en imágenes solares mediante FPGA

Abstract

Actualmente, los sistemas embebidos constituyen un campo de investigación en pleno desarrollo, proponiendo constantemente nuevas aplicaciones y dispositivos, y explorando su influencia en diferentes campos. En el presente Trabajo de Fin de Grado se estudia, analiza y aprovecha la recientemente lanzada plataforma de software unificado de Xilinx para el diseño de sistemas empotrados, Vitis. El objetivo es valorar la capacidad que tiene el entorno de desarrollo, evaluar el diseño de un acelerador hardware y, haciendo uso de esta nueva metodología de diseño, crear herramientas y aplicaciones de procesamiento de imágenes. Para ello usaremos y evaluaremos la Vitis Vision Library, aplicándolas a los cálculos de desplazamientos del disco solar. Estos desplazamientos relativos son necesarios para el cálculo del flatfield. El flatfield consiste en un proceso de corrección/calibración de imágenes solares. Al realizar fotografías, en este caso al Sol, las imágenes resultantes tienen pérdidas debidas a ruidos, a la suciedad la óptica del telescopio, píxeles defectuosos del sensor de imagen y otros factores, esto hace que la calidad de la imagen obtenida no sea la misma que recibe originalmente la cámara SSD. El proceso de aprendizaje del modo de funcionamiento de las herramientas necesarias para la ejecución de este sistema embebido y realización de pruebas previas a la ejecución del programa definitivo, nos han permitido obtener una clara visión de las posibilidades que nos ofrece esta metodología. Esto nos ha llevado a optimizar uno de los pasos de la calibración de flatfield, concretamente el cálculo de desplazamientos de las imágenes. Con este propósito, se ha decidido acelerar el proceso de redimensión de la imagen solar implementando esta tarea en hardware y empleando las librerías de aceleración, Vitis Vision Library, para posteriormente realizar el cálculo de desplazamientos de la imagen solar. Considerando los resultados obtenidos, se podrá comprobar si finalmente, al realizar la aceleración hardware e implementarlo en la FPGA, es posible acelerar el proceso completo comparado con su previo método de corrección.

Nowadays, embedded systems are a in full development research field. There are constantly emerging new applications and devices, and exploring their influence in different fields. In this Final Degree Project we study, analyze and take advantage of the recently launched Xilinx unified software platform for the design of embedded systems. The objective is to assess the capability of the development environment and evaluate the design of a hardware accelerator. Therefore, use this new design methodology to create image processing tools and applications. To do so, we will use and evaluate the Vitis Vision Library, applying it to the solar disc displacements calculations. These relative displacements are necessary for the estimation of the flatfield. The flatfield is a process of correction/calibration of solar images. When taking pictures, in this case of the Sun, the resulting images have losses due to noise, dirty telescope optics, defective pixels in the image sensor and other factors. This means that the quality of the image obtained is not the same as the one originally received by the SSD camera. The process of learning how the tools are necessary for the execution of this embedded system work and carrying out tests prior to the execution of the final programme has allowed us to obtain a clear vision of the possibilities offered by this methodology. This has led us to optimise one of the flatfield calibration steps, specifically the calculation of image displacements. For this purpose, we have decided to accelerate the solar image resizing process by implementing this task in hardware and using the acceleration libraries, Vitis Vision Library, to subsequently perform the calculation of solar image displacements. Considering the results obtained, it will be possible to check if finally, by performing the hardware acceleration and implementing it in the FPGA, it is possible to accelerate the whole process compared to its previous correction method.