RT info:eu-repo/semantics/masterThesis
T1 Entrenador de Comunicaciones Digitales basado en FPGA
A1 Díaz González, Alejandro José
A2 Máster Universitario en Ingeniería Industrial
AB Este trabajo fin de máster aborda el diseño e implementación de unentrenador de comunicaciones digitales sobre la tarjeta de desarrollo Nexys A7basada en la FPGA Artix-7 XC7A100T-CSG324C y la readaptación de otroentrenador de la asignatura Sistemas de Comunicación para su funcionamientoen dicha tarjeta. El proyecto diseñado se puede utilizar para analizar elcomportamiento de diferentes técnicas de modulación digital, en concreto, lasmodulaciones ASK, BPSK, FSK y QPSK, que están presentes en elentrenador.Se ha utilizado el software Vivado 2020.1 para realizar el diseño, el cual secompone de varios bloques como un generador de datos pseudoaleatorio,modulador digital, generador de ruido, demodulador digital y, por último, unmódulo UART que permite la transferencia de información al ordenador,comunicándose con el software LabView el cual permite la visualización de losresultados en tiempo real.
YR 2022
FD 2022
LK http://riull.ull.es/xmlui/handle/915/31752
UL http://riull.ull.es/xmlui/handle/915/31752
LA es
DS Repositorio institucional de la Universidad de La Laguna
RD 11-jul-2024