Diseño e implementación analógica de un operador integral de orden fraccionario

Abstract

Hay un creciente interés en el campo de la electrónica industrial por la implementación de módulos que permitan realizar integraciones o derivadas fraccionarias. Estos módulos permiten disponer de mejores representaciones del mundo real y así trabajar, por ejemplo, con controladores PID fraccionarios, que ajustan cinco parámetros en lugar de los tres del PID convencional. Normalmente se suele optar por implementaciones digitales, que requieren desarrollos en serie con un número elevado de términos, debido a que los operadores fraccionarios no son operadores locales. En este Trabajo de Fin de Grado se propone realizar varias implementaciones analógicas, tanto físicas como virtuales, para aproximar el integrador fraccionario s -0.5 , apoyándonos en el método de aproximación de operadores fraccionarios de Matsuda, de distintos órdenes y anchos de banda de funcionamiento (se buscará aumentar, lo máximo posible, el ancho de banda de la aproximación). Analizaremos las respectivas respuestas en frecuencia de cada aproximación y las compararemos con la respuesta ideal del integrador fraccionario. Estas implementaciones analógicas estarán compuestas por filtros pasobajo, inversores y sumadores construidos mediante amplificadores operacionales. A esta representación puede llegarse mediante una descomposición en fracciones racionales de la función de transferencia que produce el método de aproximación de Matsuda. Además de estas implementaciones analógicas, se realizará un estudio de sensibilidad del circuito analógico propuesto en la literatura previa, con distintos valores de tolerancia normalizada aplicada a sus componentes.

There is a growing interest in the field of industrial electronics in implementing modules that allow for fractional integrations or derivatives. These modules enable better representations of the real world and facilitate working with fractional PID controllers, for example, which adjust five parameters instead of the three in conventional PID controllers. Typically, digital implementations are chosen, requiring series developments with a high number of terms due to fractional operators not being local operators. In this Bachelor's thesis, several analog implementations, both physical and virtual, are proposed to approximate the fractional integrator s-0.5 using Matsuda's fractional operator approximation method, with different orders and operating bandwidths (aiming to maximize the bandwidth of the approximation as much as possible). We will analyze the frequency responses of each approximation and compare them with the ideal response of the fractional integrator. These analog implementations will consist of low-pass filters, inverters, and summing circuits built using operational amplifiers. This representation can be achieved through a decomposition into rational fractions of the transfer function produced by Matsuda's approximation method. In addition to these analog implementations, a sensitivity study of the proposed analog circuit from previous literature will be conducted, considering different values of normalized tolerance applied to its components.